日本美女一区二区,在线观看艹b,欧美特一级,www.com人妻AV在线

多維度芯片互連，從原理到應(yīng)用，看懂改變游戲規(guī)則的新技術(shù)。

01 

芯片封裝與測(cè)試：半導(dǎo)體制造的關(guān)鍵“守門(mén)員”

在半導(dǎo)體產(chǎn)業(yè)鏈中，芯片封裝與測(cè)試扮演著至關(guān)重要的角色，堪稱(chēng)芯片制造的“最后一公里”。簡(jiǎn)單來(lái)說(shuō)，芯片封裝就是通過(guò)特定的材料和工藝技術(shù)，對(duì)芯片進(jìn)行安放、固定和密封，不僅能夠保護(hù)芯片的“脆弱身軀”，還能將芯片上的接點(diǎn)與封裝外殼相連，實(shí)現(xiàn)芯片內(nèi)部功能的“對(duì)外輸出”。而芯片測(cè)試則是確保封裝后的芯片能夠“持證上崗”，滿足各項(xiàng)性能指標(biāo)的“終極考核”。

圖：半導(dǎo)體Wire Bonding封裝工藝示意圖

• 保護(hù)芯片：封裝為脆弱的芯片提供物理保護(hù)，防止其受到機(jī)械損傷、濕氣、灰塵和其他環(huán)境因素的影響。

• 電氣連接：封裝通過(guò)引線或焊球?qū)⑿酒慕狱c(diǎn)與外部電路連接起來(lái)，確保信號(hào)和電力的有效傳輸。

• 散熱管理：封裝材料和技術(shù)有助于散熱，防止芯片因過(guò)熱而性能下降或損壞。

• 尺寸適配：封裝使芯片能夠適應(yīng)不同的應(yīng)用場(chǎng)景和設(shè)備，滿足各種尺寸和形狀的要求

  
  

  
  

可以說(shuō)，封裝與測(cè)試環(huán)節(jié)直接決定了芯片的可靠性和性能表現(xiàn)，是半導(dǎo)體產(chǎn)業(yè)鏈中不可或缺的關(guān)鍵一環(huán)。

02

全球封裝技術(shù)演進(jìn)史：從通孔插裝到3D封裝的跨越式發(fā)展

封裝技術(shù)的演進(jìn)史，不僅是一部技術(shù)創(chuàng)新的編年史，更是一部電子產(chǎn)業(yè)不斷突破極限、重塑未來(lái)的奮斗史。封裝技術(shù)作為半導(dǎo)體產(chǎn)業(yè)的核心環(huán)節(jié)，經(jīng)歷了從1.0到5.0時(shí)代的跨越式演進(jìn)：

1.0時(shí)代（20世紀(jì)70年代前），通孔插裝型封裝主導(dǎo)市場(chǎng)，代表技術(shù)包括晶體管封裝（TO）和陶瓷雙列直插封裝（CDIP），通過(guò)引線插入PCB板通孔的方式，滿足了早期電子產(chǎn)品的需求。

圖：TO封裝和CDIP封裝

2.0時(shí)代（20世紀(jì)80年代），表面貼裝技術(shù)（SMT）革命帶來(lái)了塑料四邊引線扁平封裝（PQFP）和小外形表面封裝（SOP）等創(chuàng)新，實(shí)現(xiàn)了更小尺寸和更高密度封裝，推動(dòng)了消費(fèi)電子的快速發(fā)展。

圖：PQFP封裝和SOP封裝

3.0時(shí)代（20世紀(jì)90年代），見(jiàn)證了BGA與CSP技術(shù)的崛起，塑料焊球陣列封裝（PBGA）和倒裝芯片焊球陣列封裝（FC-BGA）等核心創(chuàng)新提升了I/O密度，改善了散熱性能，滿足了高性能計(jì)算的需求。

圖：PBGA封裝和BGA封裝

4.0時(shí)代（20世紀(jì)末），多芯片組封裝（MCM）時(shí)代來(lái)臨，系統(tǒng)級(jí)封裝（SIP）和芯片上制作凸點(diǎn)（Bumping）等技術(shù)突破實(shí)現(xiàn)了異質(zhì)集成，推動(dòng)了模塊化設(shè)計(jì)的發(fā)展。SiP 可以將不同功能、不同工藝的芯片和元件整合到一個(gè)封裝中，實(shí)現(xiàn)異質(zhì)整合（Heterogeneous Integration）。這種封裝技術(shù)在將多個(gè)芯片、被動(dòng)元件（如電容、電阻）、連接器、電路等整合到一個(gè)封裝體內(nèi)，從而形成一個(gè)完整的系統(tǒng)。這種技術(shù)的出現(xiàn)是為了應(yīng)對(duì)現(xiàn)代電子產(chǎn)品對(duì)小型化、高性能、低功耗和快速上市的需求。

圖：系統(tǒng)級(jí)封裝SIP封裝

5.0時(shí)代（21世紀(jì)），先進(jìn)封裝技術(shù)全面爆發(fā)，硅通孔（TSV）、扇出型封裝（Fan-Out）和3D封裝等前沿方向突破了摩爾定律的限制，支撐了高性能計(jì)算(HPC)、人工智能(AI)等新興應(yīng)用場(chǎng)景的發(fā)展。而CoWoS正是使用硅通孔（TSV）技術(shù)，通過(guò)在硅片中鉆孔并填充導(dǎo)電材料，形成垂直的電連接通道，使得芯片可以在三維空間中進(jìn)行高效通信。

圖：從Wire Bonding封裝到TSV封裝技術(shù)發(fā)展

TSV（Through Silicon Via，硅通孔）技術(shù)可以實(shí)現(xiàn)硅片內(nèi)部垂直電互聯(lián)，是實(shí)現(xiàn)2.5D、3D先進(jìn)封裝的關(guān)鍵技術(shù)之一。相比平面互連，TSV可減小互連長(zhǎng)度和信號(hào)延遲，降低寄生電容和電感，實(shí)現(xiàn)芯片間低功耗和高速通信。

圖：TSV硅通孔技術(shù)

硅通孔（TSV)封裝主要優(yōu)勢(shì)在于性能優(yōu)越且封裝尺寸較小。使用引線鍵合（Wire Bonding）芯片堆疊封裝利用引線連接至各個(gè)堆疊芯片側(cè)面，隨著堆疊芯片以及連接引腳（Pin）數(shù)量增加，引線變得更加復(fù)雜，且需更多空間來(lái)容納引線。相比之下，硅通孔芯片堆疊則不需要復(fù)雜布線，因而封裝尺寸更小。

圖：引線鍵合(Wire Bonding)技術(shù)與硅通孔(TSV)技術(shù)對(duì)比

隨著先進(jìn)制程的重要性日益凸顯，三星、英特爾等 IDM，日月光等 OSAT（外包半導(dǎo)體組裝和測(cè)試）廠商都在發(fā)力先進(jìn)封裝。而采用了TSV硅中介層的關(guān)鍵技術(shù) CoWoS，正在成為臺(tái)積電在 AI 競(jìng)爭(zhēng)中的又一個(gè)殺手锏，這項(xiàng)2.5D先進(jìn)封裝技術(shù)也隨著AIGC引發(fā)的熱潮，被推到了這場(chǎng)芯片革命的浪尖上。

03 

CoWoS：多維互連，突破傳統(tǒng)"物理極限困境"

芯片封裝由 2D 向 3D發(fā)展的過(guò)程中，衍生出多種不同的封裝技術(shù)。其中，2.5D 封裝是一種先進(jìn)的異構(gòu)芯片封裝，可以實(shí)現(xiàn)從成本、性能到可靠性的完美平衡。

何為2.5D封裝?

2.5D封裝是將處理器、記憶體或其他晶片以覆晶方式，經(jīng)微凸塊以水平堆疊在硅中介層上，連結(jié)不同晶片的電子信號(hào)，再透過(guò)是中介層中的硅通孔（TSV)連結(jié)下方的金屬凸塊，再封裝到基板上，使芯片與基板更緊密互連。從側(cè)面圖看，芯片雖然是堆疊起來(lái)的，本質(zhì)還是水平封裝，但芯片間距更近，芯片尺寸也更小。

2.5D 封裝是一種先進(jìn)的異構(gòu)芯片封裝，具備低成本、高性能和可靠性等優(yōu)勢(shì)。這種設(shè)計(jì)架構(gòu)提供了更高的集成度和性能，允許多個(gè)芯片之間的高速數(shù)據(jù)傳輸和資源共享，從而實(shí)現(xiàn)了更強(qiáng)大的計(jì)算能力和更高效的能源利用。

圖：2.5D封裝示意圖

目前先進(jìn)的CoWoS就屬于2.5D封裝，師出同門(mén)的還有InFO，這也成了NVIDIA發(fā)展AI芯片的最佳助攻手。

圖：2.5D封裝與3D封裝

何為CoWoS?

2008年臺(tái)積電成立集成互連與封裝技術(shù)整合部門(mén)，專(zhuān)門(mén)研究先進(jìn)封裝技術(shù)，重心發(fā)展扇出型封裝InFO、2.5D封裝CoWoS和3D封裝SoIC。目前CoWoS 封裝技術(shù)已經(jīng)成為了眾多國(guó)際算力芯片廠商的首選，是高端性能芯片封裝的主流方案之一，該方案具備提供更高的存儲(chǔ)容量和帶寬的優(yōu)勢(shì)，適用于處理存儲(chǔ)密集型任務(wù)，如深度學(xué)習(xí)、5G 網(wǎng)絡(luò)、節(jié)能的數(shù)據(jù)中心等。

圖：臺(tái)積電3DFabric技術(shù)平臺(tái)

CoWoS（Chip On Wafer On Substrate）是一種2.5D的整合生產(chǎn)技術(shù)，其核心是將不同的芯片堆疊在同一片硅中介層以實(shí)現(xiàn)多顆芯片互聯(lián)。具體而言，CoWoS由CoW和WoS組合而來(lái)：

圖：Chip-on-Wafer-on-Substrate

CoW：Chip-on-Wafer 芯片堆疊

WoS：Wafer-on-Substrate 芯片連接基板

CoWoS通過(guò)“三明治”結(jié)構(gòu)將多個(gè)芯片（如CPU、GPU、HBM內(nèi)存）集成到同一基板上，這個(gè)過(guò)程，我們稱(chēng)為：Chip on Wafer（CoW），即先將多個(gè)層芯片堆疊，通過(guò)的封裝制程連接至硅晶圓。

利用硅中介層（Interposer）上的微米級(jí)金屬線和硅通孔（TSV）實(shí)現(xiàn)高速互聯(lián)，把CoW芯片與基板（Substrate）連接，即：Wafer-on-Substrate 芯片連接基板，最終整合形成CoWoS。

簡(jiǎn)單來(lái)說(shuō)，它把傳統(tǒng)“單層芯片”升級(jí)為“多層積木”，讓不同功能的芯片協(xié)同工作，突破單一芯片的性能天花板。

圖：CoWoS封裝技術(shù)

相比傳統(tǒng)封裝，CoWoS具備“高帶寬”與“低延遲”兩大核心優(yōu)勢(shì)：

• 高帶寬：CoWoS的互連密度提升10倍以上，帶寬可達(dá)數(shù)百GB/s，功耗降低30%，可滿足AI訓(xùn)練和推理對(duì)海量數(shù)據(jù)的吞吐需求。例如，英偉達(dá)H100 GPU通過(guò)CoWoS封裝8顆芯片和12個(gè)HBM3，算力達(dá)到4000 TFLOPS。

• 低延遲：芯片間距離縮短至微米級(jí)，信號(hào)傳輸延遲從毫秒級(jí)降至納秒級(jí)，適合實(shí)時(shí)決策場(chǎng)景（如自動(dòng)駕駛）。

  
  

CoWoS 作為 2.5D 多芯片封裝技術(shù)，具備提供更高的存儲(chǔ)容量和帶寬的優(yōu)勢(shì)，適用于處理存儲(chǔ)密集型任務(wù)，如深度學(xué)習(xí)、5G 網(wǎng)絡(luò)、節(jié)能的數(shù)據(jù)中心等。CoWoS 封裝技術(shù)已經(jīng)成為了眾多國(guó)際算力芯片廠商的首選，是高端性能芯片封裝的主流方案之一。

04

慕藤光智能成像光學(xué)系統(tǒng)助力先進(jìn)封裝檢測(cè)

2.5D/3D先進(jìn)封裝技術(shù)，通過(guò)將多個(gè)芯片進(jìn)行高密度集成，實(shí)現(xiàn)了更高的性能和更小的尺寸。然而，復(fù)雜的工藝也帶來(lái)了諸多挑戰(zhàn)，尤其是CoWoS，每個(gè)晶圓芯片在安裝到中介層之前都需要單獨(dú)測(cè)試，安裝后還需要再次測(cè)試。除此之外，硅通孔 (TSV) 也需要測(cè)試，尤其大型硅中介層特別容易受到制造缺陷的影響，可能導(dǎo)致產(chǎn)量損失。

如果在堆疊之前，沒(méi)有針對(duì)單一的裸晶做好合格的測(cè)試，而誤將合格的A芯片跟失效的B芯片結(jié)合在一起，那么不只是做出來(lái)的芯片，不僅白白損失了前面的制程，更加浪費(fèi)大量的人力、物力跟金錢(qián)，因此建立良率測(cè)試流程非常重要。

良率跟成本間的權(quán)衡，也是需要探究的問(wèn)題。如果想要保證最佳的良率，最好的方式是每一道環(huán)節(jié)都進(jìn)行測(cè)試，這樣生產(chǎn)成本以及制造時(shí)間也會(huì)對(duì)應(yīng)地增加，因此，要怎么測(cè)試，在什么時(shí)候測(cè)試，要做多少測(cè)試，是一門(mén)相當(dāng)深?yuàn)W的學(xué)問(wèn)。

而慕藤光智能光學(xué)成像系統(tǒng)（包括：激光同軸檢測(cè)光學(xué)系統(tǒng)、MCI計(jì)算光學(xué)系統(tǒng)、DIC微分干涉光學(xué)系統(tǒng)）等，貫穿了半導(dǎo)體全流程的檢測(cè)，可在光刻、刻蝕、研磨等工藝后，對(duì)制程中各類(lèi)表面圖形缺陷及凸點(diǎn)缺陷進(jìn)行快速檢測(cè)，并根據(jù)客戶所需要的精度和速度進(jìn)行實(shí)時(shí)調(diào)整。

●自動(dòng)光學(xué)檢測(cè)（AOI）

自動(dòng)光學(xué)檢測(cè)（AOI）是一種新興的檢測(cè)技術(shù)，在半導(dǎo)體產(chǎn)業(yè)化過(guò)程中被廣泛應(yīng)用。光學(xué)檢測(cè)是通過(guò)提高相機(jī)的分辨率來(lái)提高檢測(cè)精度的，但在視覺(jué)系統(tǒng)應(yīng)用中，存在一些限制因素。AOI 引入了亞像素定位算法，可以實(shí)現(xiàn)像素細(xì)分，從而獲得比圖像分辨率更高的精度。AOI 系統(tǒng)通過(guò)自動(dòng)掃描產(chǎn)品表面來(lái)捕獲圖像，并將圖像與預(yù)先存儲(chǔ)在數(shù)據(jù)庫(kù)中的標(biāo)準(zhǔn)模板進(jìn)行對(duì)比，通過(guò)設(shè)定的灰度和缺陷尺寸來(lái)檢測(cè)產(chǎn)品表面缺陷。AOI 系統(tǒng)還可以集成白光干涉鏡頭、激光鏡頭，從而實(shí)現(xiàn) 3D 全自動(dòng)測(cè)量功能。

在 TSV 轉(zhuǎn)接板的制備過(guò)程中，光刻圖形形貌與電鍍表面質(zhì)量直接影響下一個(gè)制程的制備。為了確保產(chǎn)品圖形化后的質(zhì)量和性能，AOI 系統(tǒng)必須具備μm級(jí)的全圖形缺陷檢測(cè)能力。在AOI檢測(cè)設(shè)備中搭載慕藤光圖像對(duì)焦傳感器和MCI計(jì)算光學(xué)系統(tǒng)，能夠精確地識(shí)別表面殘膠、開(kāi)路、黏附以及電鍍層氧化導(dǎo)致的顏色異常等。此外，結(jié)合影像測(cè)量?jī)x還可以實(shí)現(xiàn)膠厚測(cè)量、TSV孔深測(cè)量、凸點(diǎn)高度及其共面性測(cè)量。

●主動(dòng)式線激光檢測(cè)

主動(dòng)激光檢測(cè)技術(shù)基于主動(dòng)式激光對(duì)焦原理，向被測(cè)對(duì)象施加外部主動(dòng)激勵(lì)，激發(fā)其內(nèi)部缺陷的溫度分布響應(yīng)行為，通過(guò)紅外熱像儀采集缺陷信息實(shí)現(xiàn)內(nèi)部缺陷檢測(cè)及量化分析。

慕藤光激光同軸對(duì)焦系統(tǒng)采用主動(dòng)式自動(dòng)對(duì)焦，通過(guò)傳感器發(fā)射一束紅外線或超聲波，來(lái)感知并測(cè)量物體距離相機(jī)的距離，然后移動(dòng)鏡頭來(lái)調(diào)整焦距，直到物體在取景器中清晰可見(jiàn)。對(duì)于應(yīng)對(duì)TSV三維封裝中底部空洞缺陷、填充缺失缺陷等各類(lèi)缺陷及2.5D/3D復(fù)雜表面檢測(cè)，具備分段式檢測(cè)、快速對(duì)焦、實(shí)時(shí)成像的優(yōu)勢(shì)。

05

結(jié)語(yǔ)

從“單芯片”到“芯片系統(tǒng)”，CoWoS不僅是封裝技術(shù)的革新，更是對(duì)計(jì)算架構(gòu)的重新定義。隨著AI算力需求指數(shù)級(jí)增長(zhǎng)，這項(xiàng)“超級(jí)積木”的封裝技術(shù)將推動(dòng)“超級(jí)芯片”從數(shù)據(jù)中心到終端設(shè)備（如自動(dòng)駕駛、VR設(shè)備）的全面升級(jí)。

對(duì)于像慕藤光這樣的智能光學(xué)系統(tǒng)上游企業(yè)而言，服務(wù)技術(shù)的領(lǐng)先性、國(guó)產(chǎn)替代能力、產(chǎn)業(yè)鏈協(xié)同性，將成為助力國(guó)產(chǎn)工藝升級(jí)迭代的最強(qiáng)“機(jī)器視覺(jué)”。

慕藤光憑借其快速對(duì)焦、實(shí)時(shí)跟焦以及全方位的高精度成像技術(shù)，為CoWoS等先進(jìn)封裝工藝提供了可靠的檢測(cè)解決方案，助力國(guó)產(chǎn)半導(dǎo)體設(shè)備在高端制造領(lǐng)域?qū)崿F(xiàn)突破。未來(lái)十年，CoWoS與3.D封裝或?qū)⒅匦聲?shū)寫(xiě)半導(dǎo)體產(chǎn)業(yè)的競(jìng)爭(zhēng)格局，讓我們共同期待做芯片時(shí)代的“弄潮兒”。

先進(jìn)封裝1閱讀 143

• 上一篇：產(chǎn)品選型 | 慕藤光變倍鏡頭選型高效指南
• 下一篇：機(jī)器視覺(jué)工業(yè)鏡頭選型